HBM 밸류체인 지도: 어느 공정이 병목이고 어느 공정이 범용인가

왜 공정 순서로 봐야 하나

HBM을 하나의 부품처럼 말하면 어디가 어려운 일인지 알 수 없습니다. HBM은 여러 공정이 직렬로 엮인 사슬이고, 사슬에서는 가장 약한 고리가 전체를 정합니다.

그리고 이 사슬에는 성격이 다른 구간이 섞여 있습니다. 어떤 구간은 범용 D램과 똑같은 설비를 쓰고, 어떤 구간은 HBM에만 있고, 어떤 구간은 아예 다른 회사가 맡습니다. 이 구분을 해두면 뉴스에서 어느 단계 얘기를 하는 것인지 바로 잡힙니다.

병목인지 아닌지는 세 가지로 판단했습니다. 다른 방법으로 대체할 수 있는가, 캐파를 늘리는 데 몇 년이 걸리는가, 여기서 틀리면 얼마를 버리는가.

단계별로 보면

표에서 읽히는 것이 하나 있습니다. 병목이 뒤쪽에 몰려 있습니다. 앞쪽 절반은 범용 D램을 만드는 것과 크게 다르지 않고, 뒤쪽 절반이 HBM을 HBM으로 만듭니다.

이것이 왜 중요한가 하면, 반도체 산업에서 보통 “어려운 공정”은 앞쪽, 즉 미세화 경쟁이 벌어지는 전공정을 가리켰기 때문입니다. HBM에서는 그 무게중심이 뒤로 옮겨갔습니다. HBM4가 속도 대신 폭을 넓힌 이유도 같은 맥락입니다.

수율이 곱셈인 구조

뒤쪽이 병목인 이유를 한 문장으로 말하면 이렇습니다. 실패의 비용이 뒤로 갈수록 커집니다.

D램 웨이퍼 단계에서 한 칩이 불량이면 그 칩 하나를 버립니다. 그런데 16단으로 쌓는 도중에 한 장이 불량이면 그때까지 쌓은 것 전체를 버립니다. 맨 아래 베이스다이가 불량이면 그 위에 올라간 16장이 모두 함께 버려집니다.

그래서 업계는 KGD라는 개념을 씁니다. 알려진 양품 다이, 즉 쌓기 전에 이미 검증이 끝난 칩만 올린다는 뜻입니다. 스택 전체가 검증을 통과하면 KGS라고 부릅니다.

이 계산이 검사를 앞으로 밀어냅니다. 비싼 조립 공정에 불량품이 들어가는 것을 막는 것이 나중에 잡는 것보다 훨씬 싸기 때문입니다. 업계에서 검사를 앞단으로 옮기는 흐름을 시프트 레프트라고 부릅니다.

다만 검사를 앞으로 당기는 것도 공짜가 아닙니다. 웨이퍼 단계에서 미세한 범프에 탐침을 대는 작업은 기계적 정밀도, 전력 공급, 신호 품질, 처리량을 동시에 만족해야 합니다. HBM4 세대는 핀당 10Gbps를 넘고 스택당 전력이 100와트 수준까지 올라가서, 검사 장비가 그 조건을 감당해야 합니다. 검사가 병목 목록에 들어가는 이유가 여기 있습니다.

마지막 단계는 메모리 회사 손을 떠난다

공정 지도의 10번은 성격이 다릅니다. 완성된 HBM 스택을 가속기와 함께 한 기판에 올리는 첨단 패키징인데, 이 공정은 메모리 회사가 아니라 파운드리가 합니다.

그래서 HBM을 아무리 잘 만들어도 이 단계의 처리 물량을 넘어서 출하될 수는 없습니다. 사슬의 마지막 고리가 다른 회사 손에 있다는 뜻이고, 이것이 AI 가속기 공급을 이야기할 때 첨단 패키징 캐파가 늘 먼저 언급되는 이유입니다.

그리고 앞선 글에서 정리한 대로 HBM4부터는 베이스다이 제조까지 파운드리로 넘어갔습니다. 사슬의 양쪽 끝이 파운드리에 걸린 셈입니다.

그래서 뉴스를 이렇게 읽으면 된다

• 어느 단계 얘기인지 먼저 확인한다: 같은 “HBM 증설”이라도 D램 라인을 늘리는 것과 본딩 장비를 늘리는 것은 전혀 다른 얘기입니다. 앞쪽은 범용 D램 공급에 영향을 주고, 뒤쪽은 HBM 출하량에만 영향을 줍니다.
• 단수를 같이 본다: 12단과 16단은 같은 공정이라도 난이도가 다릅니다. 단수가 올라가면 실패 비용도 함께 올라갑니다.
• 검사 관련 투자를 흘려보내지 않는다: 검사 장비 도입 소식은 지루해 보이지만, 수율이 곱셈인 구조에서는 검사가 곧 출하량입니다.
• 첨단 패키징 캐파를 상한선으로 놓는다: 메모리 쪽 발표가 아무리 좋아도 이 숫자를 넘지 못합니다.

한 가지 덧붙이면, 각 단계의 수율은 어느 회사도 공개하지 않습니다. 적층 공정을 다룬 글에서도 같은 얘기를 했는데, 이 사슬 전체에서 실제로 검증 가능한 숫자는 출하량뿐입니다.

이 글에 나온 말

TSV · 쌓아 올린 D램을 위아래로 관통해 연결하는 미세 구멍입니다. HBM에만 있는 공정입니다.

웨이퍼 박화 · 웨이퍼를 얇게 깎는 공정입니다. 같은 높이에 더 많은 층을 넣기 위해 필요합니다.

KGD와 KGS · KGD는 쌓기 전에 검증이 끝난 양품 다이, KGS는 검증을 통과한 완성 스택입니다.

시프트 레프트 · 검사를 공정 흐름의 앞쪽으로 옮기는 것입니다. 뒤에서 잡는 비용이 너무 크기 때문입니다.

수율 · 만든 것 중 실제로 쓸 수 있는 비율입니다. 여러 층을 쌓는 제품에서는 곱셈으로 나빠집니다.

첨단 패키징 · 여러 칩을 아주 가깝게 붙여 한 덩어리로 묶는 공정입니다. 파운드리가 맡습니다.

같이 읽을 글

• 2.5D와 3D 패키징은 무엇이 다른가: HBM은 왜 GPU 위에 올라가지 않나
• TSV란 무엇인가: 구멍 6만 개가 D램을 세로로 세운다
• HBM 16단은 왜 어려운가: 높이가 775마이크로미터로 묶여 있다
• 미국에서 만들지 않으면 관세: 공정의 위치가 원가가 된다
• HBM이란? AI 반도체에서 메모리가 병목이 된 이유
• HBM3E와 HBM4는 무엇이 다른가: 빨라진 게 아니라 넓어졌다
• HBM은 왜 SK하이닉스가 앞서 있나: 쌓는 방법의 갈림길
• 커스텀 HBM이란? 파운드리가 메모리에 끼어드는 이유
• 용어 사전

출처

• HBM Shifts Testing Left To Preserve AI Chip Yield (Semiconductor Engineering)
• HBM Becomes Testbed For 3D Assembly Yield (Semiconductor Engineering)
• The State of HBM4 Chronicled at CES 2026 (EE Times)

안내
이 글은 AI 인프라 산업의 구조를 이해하기 위한 해설입니다. 운영자는 금융투자업 인가를 받은 자가 아니며, 이 사이트는 투자 자문을 제공하지 않습니다. 공정을 범용과 병목으로 나눈 것은 이 글이 밝힌 세 가지 기준에 따른 정리이며 업계의 공식 분류가 아닙니다. 각 사의 세부 공정 조건과 수율은 공개되지 않은 부분이 많습니다. 자세한 내용은 고지 사항을 참고하세요.