HBM3E와 HBM4는 무엇이 다른가: 빨라진 게 아니라 넓어졌다

한 줄로 답하면

HBM3E와 HBM4의 가장 큰 차이는 인터페이스 폭입니다. HBM3E는 데이터가 지나갈 길이 1024비트인데 HBM4는 2048비트로 두 배입니다. 핀 하나하나가 빨라진 것이 아니라 길의 개수가 두 배가 됐습니다. JEDEC이 2025년 4월 확정한 HBM4 표준(JESD270-4)은 스택당 최대 2TB/s 대역폭과 최대 64GB 용량, 16단 적층까지를 규정합니다.

숫자로 비교하면

표에서 눈여겨볼 것은 핀당 속도가 빠지지 않고 들어간 항목에 없다는 점입니다. HBM3E의 핀당 속도는 이미 9.2에서 12.4Gbps 구간에 있었습니다. HBM4 표준이 처음 규정한 값은 핀당 최대 8Gbps였습니다. 즉 표준 기준으로는 오히려 느립니다. 그런데도 대역폭이 두 배가 되는 이유가 폭입니다.

왜 속도가 아니라 폭을 늘렸나

전력과 열 때문입니다.

신호를 더 빠르게 보내려면 같은 배선에 더 많은 전력을 실어야 하고, 빨라질수록 신호가 서로 간섭하고 반사되는 문제가 심해집니다. 문제는 HBM이 놓인 자리입니다. D램을 열두 장, 열여섯 장 쌓아올린 구조에서는 가운데 층에서 발생한 열이 빠져나갈 길이 없습니다. 위에도 아래에도 다른 다이가 있으니까요.

같은 대역폭을 얻는 방법이 두 가지 있습니다. 길 하나를 두 배 빠르게 하거나, 길을 두 배로 늘리거나. 전력은 대체로 속도를 올릴 때 더 급하게 늘어납니다. 그래서 HBM4는 느린 길을 여러 개 놓는 쪽을 골랐습니다. 비트당 전력이 좋아지는 선택입니다.

공짜는 아닙니다. 길이 두 배면 배선이 두 배입니다. 그 배선은 어딘가를 통과해야 합니다.

넓어진 대가: 베이스다이가 파운드리로 넘어갔다

HBM 스택 맨 아래에는 베이스다이라고 부르는 층이 한 장 있습니다. 위에 쌓인 D램들과 바깥세상 사이에서 신호를 정리해 넘겨주는 역할입니다. 지금까지 이 층은 메모리 회사가 자기 공정으로 만들었습니다.

2048개의 배선이 이 한 장을 통과하려면 얘기가 달라집니다. 배선을 촘촘히 깔고 신호를 제어할 회로를 넣어야 하는데, 이건 메모리 공정보다 로직 공정이 잘하는 일입니다. 결과적으로 베이스다이는 메모리가 아니라 로직 칩이 됐습니다.

실제로 그렇게 되고 있습니다. SK하이닉스는 16단 HBM4의 베이스다이를 TSMC의 12나노급 로직 공정으로 만듭니다. 삼성전자는 자사 파운드리의 4나노 공정에서 로직다이를 만들고 3D 패키징까지 한 회사 안에서 처리하는데, 세 회사 중 이 구조를 갖춘 곳은 삼성뿐입니다.

여기서 구조가 바뀝니다. 베이스다이가 로직 칩이 되면 고객사별로 다르게 만들 수 있습니다. 어떤 고객은 특정 연산에 맞춘 회로를 여기 얹고 싶어할 것이고, 그러면 HBM은 규격품이 아니라 주문품이 됩니다. 메모리 회사가 혼자 스펙을 정하던 제품에 파운드리와 고객사가 같이 들어오는 겁니다. 힘의 균형이 옮겨가는 지점이 여기입니다.

같은 높이에 더 많이 쌓기

단수도 늘었습니다. 그런데 JEDEC이 정한 스택 전체 높이 제한은 775마이크로미터로 그대로입니다. 열두 장이 들어가던 공간에 열여섯 장을 넣어야 합니다.

방법은 하나뿐입니다. 한 장을 더 얇게 깎는 것. SK하이닉스는 MR-MUF라는 자사 공정으로 D램 웨이퍼를 30마이크로미터 수준까지 얇게 만듭니다. 삼성전자는 하이브리드 본딩을 씁니다. 중간에 마이크로범프를 두지 않고 구리를 구리에 직접 붙이는 방식이라 그만큼 높이를 아끼고 열도 더 잘 빠집니다.

그래서 HBM4 세대에서는 적층 방식 자체가 경쟁력입니다. 어느 회사가 더 얇게, 더 안정적으로 쌓느냐가 수율과 단수 상한을 정합니다.

지금 누가 어디까지 왔나

세 회사 모두 엔비디아에 HBM4 샘플을 넣은 상태입니다.

SK하이닉스는 16단 48GB 제품을 공개했고, 2026년 2분기 실적 발표에서 HBM4 양산 출하를 시작했으며 하반기에 생산을 본격 확대할 계획이라고 밝혔습니다. 2027년 공급 물량과 가격은 주요 고객들과 협의 중입니다. 삼성전자는 엔비디아 루빈용 샘플을 공급했고 구글 TPU 관련해 브로드컴 테스트를 통과했습니다. 마이크론은 엔비디아의 HBM4 요구 사양을 충족해 최종 고객 샘플을 넘겼고, 12단 36GB 제품에 2048비트 인터페이스를 씁니다.

한 가지 짚어둘 것은 HBM4가 한 번에 도착하지 않는다는 점입니다. 12단이 먼저 나가고 16단이 뒤따릅니다. 그래서 어느 회사가 HBM4를 한다는 발표를 볼 때 단수를 같이 봐야 합니다. 12단 양산과 16단 양산은 난이도가 다릅니다.

표준 얘기도 하나 덧붙이면, 앞서 표준의 핀당 속도가 8Gbps라고 했지만 실제 시장은 그 위에서 움직입니다. 엔비디아가 2025년 3분기에 요구 속도를 핀당 11Gbps 이상으로 올렸다는 보도가 있었습니다. 표준은 하한선이고 최종 고객이 실제 요구치를 정하는 구조입니다.

이 다음에 볼 것

• 단수: 12단인지 16단인지. HBM4를 한다는 말만으로는 아무것도 알 수 없습니다.
• 베이스다이를 누가 만드나: 파운드리에 맡기는지 자사에서 하는지. 원가 구조와 협상력이 여기서 갈립니다.
• 커스텀 여부: 고객별로 베이스다이를 다르게 만드는 사례가 나오는지. 나오면 메모리 시장의 가격 결정 방식 자체가 바뀝니다.
• 수율: 발표된 단수가 아니라 그 단수에서 실제로 몇 개가 살아나오는지. 공개되지 않지만 공급 물량으로 역산됩니다.

이 글에 나온 말

HBM4 · HBM 규격의 최신 세대. 2026년부터 양산이 시작됐습니다.

TSV · 쌓아 올린 D램을 위아래로 관통해 연결하는 미세 구멍입니다.

베이스다이 · HBM 스택 맨 아래에서 위쪽 D램들과 바깥 사이의 신호를 정리하는 층입니다. HBM4에서 로직 칩으로 성격이 바뀌었습니다.

인터포저 · 연산 칩과 HBM을 함께 얹어 서로 연결해주는 얇은 기판입니다.

로직 공정 · 연산 회로를 만드는 반도체 공정. 메모리 공정과는 최적화 방향이 다릅니다.

하이브리드 본딩 · 마이크로범프 없이 구리 패드를 구리에 직접 붙이는 접합 방식. 높이를 아끼고 열 전달이 좋습니다.

---

자주 묻는 질문

HBM4와 HBM3E의 차이점은 무엇인가요

가장 큰 차이는 인터페이스 폭입니다. HBM3E는 데이터가 지나갈 길이 1,024비트인데 HBM4는 2,048비트로 두 배입니다. 핀 하나하나가 빨라진 것이 아니라 길의 개수가 두 배가 됐습니다. JEDEC이 2025년 4월 확정한 HBM4 표준(JESD270-4)은 스택당 최대 2TB/s 대역폭과 최대 64GB 용량, 16단 적층까지를 규정합니다.

HBM4는 왜 핀 속도를 올리지 않았나요

전력과 열 때문입니다. 신호를 더 빠르게 보내려면 같은 배선에 더 많은 전력을 실어야 하는데, 이미 쌓아올린 스택 안에서는 그 열을 뺄 방법이 없습니다. HBM3E의 핀당 속도는 이미 9.2에서 12.4Gbps 구간에 있었고, HBM4 표준이 처음 규정한 값은 핀당 최대 8Gbps입니다. 표준 기준으로는 오히려 느립니다. 그런데도 대역폭이 두 배가 되는 이유가 폭입니다.

HBM4에서 베이스다이가 왜 중요한가요

폭을 두 배로 넓힌 대가로 배선이 두 배가 됐고, 그 2,048개를 받아내야 하는 베이스다이가 메모리 공정을 벗어나 파운드리 로직 공정으로 넘어갔습니다. 그 순간부터 HBM은 메모리 회사 혼자 정하는 제품이 아니게 됩니다. 이 변화가 열어 놓은 문이 커스텀 HBM입니다.

HBM4는 몇 단까지 쌓을 수 있나요

표준은 4단, 8단, 12단, 16단을 규정하고 스택당 최대 용량은 64GB입니다. 다만 단수를 올리는 어려움은 표준이 아니라 패키지 높이 상한에서 옵니다. HBM 16단은 왜 어려운가에서 그 상한을 다뤘습니다.

같이 읽을 글

• 2.5D와 3D 패키징은 무엇이 다른가: HBM은 왜 GPU 위에 올라가지 않나
• KV 캐시란 무엇인가: 가중치는 고정이고 대화는 자란다
• 에이전트는 계산보다 기억을 더 쓴다: 아스트라가 인프라에 던진 숙제
• HBM 16단은 왜 어려운가: 높이가 775마이크로미터로 묶여 있다
• HBM 밸류체인 지도: 어느 공정이 병목이고 어느 공정이 범용인가
• 커스텀 HBM이란? 파운드리가 메모리에 끼어드는 이유
• HBM은 왜 SK하이닉스가 앞서 있나: 쌓는 방법의 갈림길
• HBM이란? AI 반도체에서 메모리가 병목이 된 이유
• SK하이닉스 영업이익률 76%: 반복될 숫자와 아닐 숫자
• 용어 사전

출처

• JEDEC, JESD270-4 HBM4 표준 발표 (2025년 4월 16일)
• HBM3E와 HBM4 IC 설계 가이드 (Siemens)
• The State of HBM4 Chronicled at CES 2026 (EE Times)
• SK하이닉스 2026년 2분기 실적발표 컨퍼런스콜 전문 (디일렉)

---

안내
이 글은 AI 인프라 산업의 구조를 이해하기 위한 해설입니다. 운영자는 금융투자업 인가를 받은 자가 아니며, 이 사이트는 투자 자문을 제공하지 않습니다. 언급된 기업명은 산업 구조를 설명하기 위한 예시입니다. 수치는 발행 시점의 공개 자료를 근거로 하며, 표준과 사양은 이후 개정될 수 있습니다. 자세한 내용은 고지 사항을 참고하세요.